VDD电压产生电路由UPI的⑩、、⑩、⑩、②脚内部电路及UP8(ME6100D)的外围电路等构成。上电后,UP1的⑩脚(ENl)接输入电压12V(高电平)。⑩、②脚的输入电压分为两路:—路送到基准电压发生器,产生稳定8V电压,给驱动运放提供工作电压;另一路供给内部MOS关管的漏极。时钟脉冲发生器产生的时钟脉沖送到锯齿波发生器中,经调制处理后输出调制脉到运放的同相输入端,误差放大器输出的控制电压输入到运放的反相输入端,经运放比较放大后,输出电压到驱动控制器中,产生驱动脉冲经驱动运放放大后驱动MOS开关管,从⑩脚输出开关脉沖,经DP9稳压,L24、RP17、CP36、CP35、RP35滤波后得到VD25V电压。通过RP11、RP12与RP15. RP14分压后的电压反馈到⑩脚,控制驱动脉沖的占空比,从而实现稳压控制。VD25V电压分为两路:一路经L1、CP56滤波,产生VDD电压,为逻辑板上的时序控制器和面板上的扫描驱动器和数据器提供驱动电源;另一路经CP39、CP40滤波后送到UP5的①脚,经内部稳压后从③脚输出VDD18电压,供逻辑板上的主芯片使用。
24小时服务热线:400-6676-315
公 司:重庆市九龙坡区翼龙路7号